时钟缓冲器的选型
时钟是所有电子产品的基本构建块.今天用于在同步数字系统中的每个数据过渡，有个时钟用于控制的寄存器中。大多数系统使用晶体，频率时序发生器( FTGS)或廉价的陶瓷谐振器来产生精确的时钟同步的系统。此外时钟缓冲器被用来创建多个副本，乘，除时钟频率，甚至移动时钟边沿向前或向后的时间。许多时钟缓冲解决方案已经创造了超过过去几年，以解决当今高速逻辑系统所需的许多挑战。其中一些挑战包括:高工作频率和输出频率，传播延迟从输入到输出，输出到输出歪斜引脚之间，周期 tocycle和长期抖动，扩频，输出驱动强度，I/0 电压标准和几余。因为钟表是最快的信号系统通常最重的负载下，特别考虑必须在创建时钟树时发出。在这一章中，我们列出了非 PLl和基于 PLL的缓冲区的基本功能，并显示这些设备如何被用来解决高速逻辑设计挑战.例如南京极景微电子新推出的US5D310,US5S104,US5S204可广泛应用于工业，医疗，交换机等行业
扫一扫 微信咨询 
客服咨询